I. difficultés fondamentales: adéquation stricte des deux canaux (appel le plus critique)

Les principaux scénarios d'application des filtres numériques à deux canaux (radar, imagerie ultrasonore, communications MIMO, analyse des vibrations) exigent tous que la distorsion phase / amplitude des signaux à deux voies soit cohérente (par exemple, par amplification différentielle à deux canaux, mesure de la différence de phase pour inverser les grandeurs physiques), ce qui entraîne directement des erreurs de mesure (par exemple, décalage de la différence de phase, flou d'image, positionnement incorrect) Une fois que les canaux sont désadaptés, ce qui les distingue des filtres à un canal et constitue la difficulté maximale de conception:

1. Contrôle de l'erreur de correspondance de magnitude

Exigences: l'erreur de gain sur le même signal de fréquence dans les deux voies doit être contrôlée à ± 0,1 DB ~ ± 0,5 DB (scénarios de haute précision tels que Radar requis à ± 0,05 DB);

Points difficiles:

Au niveau matériel: les écarts de gain des deux tranches de l'ADC, les tolérances du dispositif (par exemple, les erreurs de résistance, de capacité) sur les fronts analogiques (amplificateur, filtre anti - repliement) introduisent directement des écarts d'amplitude et les variations de température aggravent les écarts (par exemple, dérive de gain due à une dérive de température de résistance);

Niveau de l'algorithme: Si vous utilisez un filtre adaptatif ou un algorithme de filtrage non linéaire, la précision de l'itération de l'algorithme à deux voies, la mise à jour des paramètres ne sont pas synchronisées, ce qui entraîne une incohérence de la réponse en amplitude sous le signal dynamique.

2. Contrôle d'erreur d'appariement de retard de phase / groupe

Exigences: la différence de phase du Canal à deux voies doit être contrôlée à ± 1 ° ~ ± 3 ° (dans les ± 0,5 ° requis pour les scénarios à haute fréquence tels que 1 GHz ci - dessus), l'écart de retard de groupe doit être inférieur à 1% de la période du signal;

Points difficiles:

Différences matérielles de latence: décalage de phase de l'horloge d'échantillonnage ADC, incohérence de la longueur de câblage PCB (même si la différence est de 1 mm, la différence de phase d'un signal de 1 GHz est d'environ 1,2 °), non - linéarité de phase de la pièce de simulation, tous conduisent à un décalage de phase fixe;

Différence de retard algorithmique: le choix de la structure du filtre (par exemple firvsiir), les ordres différents, ou la désynchronisation de la séquence opérationnelle du filtrage bidirectionnel (par exemple différence de progression Pipeline du filtrage bidirectionnel dans un FPGA) introduisent un écart de phase dynamique;

Problème de phase non linéaire: les filtres IIR présentent naturellement une phase non linéaire et, même s'ils sont conçus de type phase linéaire, il est difficile de garantir une coïncidence complète des courbes de phase des deux voies, notamment sur les bords de bande passante et dans les zones de transition de bande interdite.

3. Erreur de synchronisation temporelle (synchronisation de l'échantillonnage et des opérations)

Exigence: l'écart de l'instant d'échantillonnage du signal à deux voies doit être inférieur à 1 / 10 de la période d'échantillonnage (c. - à - D. synchronisation de la période de sous - échantillonnage);

Points difficiles:

Synchronisation d'échantillonnage: si l'on utilise deux tranches d'ADC indépendantes, le retard de distribution du signal d'horloge, la gigue provoquera un "décalage d'instant d'échantillonnage" (c'est - à - dire un décalage temporel), même de 1 NS, la différence de phase du signal de 100 MHz pouvant atteindre 36°;

Synchronisation opérationnelle: dans un processeur (par exemple, DSP, FPGA), l'ordre d'exécution des instructions filtrées sur deux voies, les différences de frappe du cache, entraînent des retards opérationnels incohérents, en particulier lors du traitement de gros volumes de données ou d'algorithmes complexes (par exemple, le filtrage FIR d'ordre supérieur).

II. Difficultés critiques: conflit et équilibre de la performance Multi - objectifs

Le filtre à canal unique doit seulement optimiser "ondulation de bande passante, atténuation de bande interdite, largeur de bande de transition", tandis que le filtre à canal double doit trouver un équilibre entre "performance à canal unique", "adéquation de Canal", "temps réel", "consommation de ressources", sujet aux Conflits d'indicateurs:

1. Conflit entre la performance de filtrage et la correspondance de canal

Exemple 1: pour augmenter l'atténuation de bande interdite d'un canal unique, il est nécessaire d'augmenter l'ordre du filtre (par exemple, le filtre FIR est passé de l'ordre 128 à l'ordre 256), mais plus l'ordre est élevé, plus l'écart paramétrique de l'algorithme à deux voies (par exemple, L'erreur de quantification des coefficients) est sensible à l'effet de l'appariement de phase, ce qui peut entraîner une augmentation de l'appariement de phase;

Exemple 2: pour réduire les ondulations de bande passante d'un seul canal, lors de la conception d'un filtre FIR avec une fonction de fenêtre, la précision de quantification du coefficient de la fonction de fenêtre du filtre à deux voies est différente (par exemple, quantification 16bits vs24bits), ce qui entraîne une réponse de bande passante incohérente, ce qui entraîne une divergence d'amplitude.

2 conflit entre temps réel et performance

Scénarios d'application: tels que le traitement du signal radar, la surveillance des vibrations en temps réel, nécessitant un retard total (analogique + algorithmique) inférieur à 1 ms pour le filtrage à deux voies;

Points difficiles:

Le filtre FIR à phase linéaire, bien que les caractéristiques de phase soient bonnes, mais d'ordre élevé et de grande quantité d'opération (FIR d'ordre n nécessite n multiplications / additions), augmentera le retard d'opération, si le FIR d'ordre inférieur est utilisé pour le retard de compression, il entraînera une atténuation insuffisante de La bande interdite;

Si vous utilisez un filtre IIR (faible volume et faible latence), vous rencontrez des problèmes de phase non linéaire et la difficulté d'adaptation de phase du canal augmente considérablement, en particulier dans le traitement des signaux à large fréquence.

3. Conflit entre consommation de ressources et réalisation des travaux

Points difficiles:

Un filtre FIR à phase linéaire d'ordre supérieur avec 2 fois plus de mémoire de coefficients et d'opérations qu'un seul canal (comme un FIR d'ordre 256 qui nécessite 256 mémoires de coefficients par canal pour un total de 512 sur les deux voies et double le volume d'opérations), impose des exigences plus élevées sur les ressources logiques du FPGA, la vitesse d'opération du DSP;

Si vous utilisez l'égalisation adaptative des canaux, comme la correction des écarts d'amplitude / phase avec l'algorithme LMS, cela augmente la précision de la correspondance, mais augmente le volume et la latence supplémentaires, ce qui peut dépasser les exigences en temps réel.